Skip to content
OpenIC SIG
  • 主页
  • DDR 学习时间
  • Current Page: 翻译文档
    • HDLBits-Chinese
  • HDLBits-Chinese
  • 关于我们

翻译文档

一个Verilog在线的Online Judge平台,可以练习Verilog简单的语法,和学习数字电路的基础知识。
HDLBits-Chinese

近期文章

  • DDR 学习时间 (Part B – 4):DRAM 上电与复位初始化
  • SpinalHDL: Getting Start
  • DDR 学习时间 (Part B – 3):Write Leveling
  • DDR 学习时间 (Part B – 2):DRAM 自刷新
  • DDR 学习时间 (Part B – 1):DRAM 刷新

分类

  • DDR
    • DDR 学习时间
  • SpinalHDL教程

京ICP备2020046633号

OpenIC SIG © 2021. All Rights Reserved.

Powered by WordPress. Theme by Alx.